La miniaturisation universelle
Les technologies de miniaturisation sont indispensables pour le développement de solutions très basse consommation d’énergie des futures générations de l'Internet des Objets (T) et du calcul. La filière packaging est également demandeuse de solutions plus petites et plus légères.
Les ordinateurs ont transformé la société au cours des 50 dernières années, grâce à la miniaturisation des transistors et mémoires (Loi de Moore). Si cette loi atteint aujourd’hui ses limites, l’intégration de systèmes sur une puce poursuit son évolution grâce à l'intégration hétérogène.
Dans les systèmes intégrés hétérogènes, les CMOS, les mémoires et les capteurs sont o-intégrés sur des puces.
Le i associe, par exemple, les mémoires et les CMOS afin d’imiter le réseau neuronal lors de la reconnaissance d’images [1, 2], Fig 1.
Les systèmes très intégrés du futur effectueront des calculs en consommant très peu d’énergie et seront réalisés à partir de nouveaux concepts d'intégration hétérogène.
En s'appuyant sur des connaissances approfondies dans les dispositifs FD-SOI CMOS et les s silicium, le i exploite la piste des calculs quantiques et développe des bits quantiques sur silicium [3,4],
Fi
g 2.
De plus en plus de technologies réclament des solutions de miniaturisation, de packaging avancé et d’allégement du poids pour des applications médicales et de transport, entre autres. [5,6],
g 3.
Fig.1 :
Dispositif qubit CMOS: schéma 3D simplifié d'un FET SOI à base de s à double grille
Fig.3 :
Boîtier implantable en silicium
Publications référencées dans le rapport annuel de recherche :
[1] Experimental n of Short and Long Term Synaptic y g OxRAM Multi k-bit arrays for e Detection in Highly Noisy Input Data T. Werner, E. Vianello, O. Bichler, A. Grossi, E. Nowak, J.-F. n, B. Yvert, B. De Salvo, L.Perniola, IEDM Proceedings, 2016
2] D. Garbin, E. Vianello et al. "HfO2-Based M Devices as Synapses for Convolutional Neural Networks" Electron s, IEEE Transactions on 62 (8), 2494-2501 (2015)
[3] Si CMOS Platform for Quantum Information Processing L. Hutin,, R. urand, D. Kotekar-Patil et al. g f VLSI 2016
[4] A CMOS silicon spin t, R. Maurand, X. Jehl, D. r Patil et al.
[5] System-on-Wafer: 2-D and 3-D Technologies for s Systems, JC Souriau; N Sillon; J Brun; et al. IEEE Transactions on Components, Packaging and Manufacturing Technology 2011, Volume: 1, Issue: 6 p: 813 - 824
[6] Implantable device g a MEMS r and an ASIC chip encapsulated in a hermetic silicon box for t of cardiac l r JC. Souriau; L. Castagné; G. Parat; G. Simon et al. 2014 IEEE 64th Electronic Components and chnology Conference (ECTC)