L'efficacité énergétique des TIC permet de garantir l'utilisation la plus efficace possible des ressources
L’efficacité énergétique des TIC est l'un des enjeux majeurs de notre époque. D’après le scénario le plus pessimiste, les TIC pourraient représenter jusqu’à 51 % de la consommation mondiale d’électricité en 2030 et jusqu’à 23 % des émissions de gaz à effet de serre.
La consommation énergétique des systèmes informatiques haute performance, qui atteint déjà 20 MW, est un défi à la fois technologique et économique. Tandis que la consommation des appareils mobiles augmente en rythme avec leur capacité informatique, les recherches pour l’amélioration de la performance des batteries progressent lentement. Le budget énergétique prévisionnel des systèmes intelligents de l’Internet des Objets (IoT) doit, quant à lui, être réduit au maximum pour garantir un fonctionnement à un niveau < 1 mW. Leur cycle de service étant très court, leur puissance absorbée lorsqu’ils sont en veille est également une préoccupation majeure. Pour faire face à ces défis, et maximiser l’efficacité énergétique, l’empilement de technologies, de l’appareil aux applications, doit être revu.
Leti développe donc les technologies et les architectures de demain pour résoudre ces problèmes de puissance des TIC : semi-conducteurs CMOS basse consommation (FD-SOI, TFET, etc.), circuits basés sur des mémoires ReRam, modules de calculs basés sur l’intégration 3D ou photonique sur silicium, imageurs 3D empilés intelligents, etc. La capacité d’adaptation dynamique des applications hardware comme software aux conditions environnementales et aux besoins applicatifs est également étudiée afin de réduire le gaspillage d’énergie.
Cliquez pour agrandir les images
 |
 |
 |
| Module multi-coeurs basé sur un interposeur 3D et des chiplets FD-SOI | Architecture Multi-coeurs basée sur un interposeur électro-optique Photonique sur Silicium
| Photographie d'un DSP VLIW réalisé en FD-SOI 28nm et fonctionnant à 460 MHz sous 400 mV
|
|
|
Diagramme de l'oeil d'un amplificateur de modulateur optique à 10Gbps
Photos ©CEA
Publications référencées dans les rapports annuels de recherche :
Beigné, E.; Valentian, A.; Miro-Panades, I.; Wilson, R.; Flatresse, P.; Abouzeid, F.; Benoist, T.; Bernard, C.; Bernard, S.; Billoint, O.; Clerc, S.; Giraud, B.; Grover, A.; Le Coz, J.; Noel, J.-P.; Thomas, O. & Thonnart, Y. (2015), 'A 460 MHz at 397 mV, 2.6 GHz at 1.3 V, 32 bits VLIW DSP g FMAX Tracking', IEEE Journal of Solid-State Circuits 50(1), 125-136
[2] Belleville, M.; Thomas, O.; Valentian, A. & y, F. (2013), 'Designing digital circuits h nano-scale devices: Challenges and s', Solid-State Electronics 84, 38-45
E Vianello, O Thomas, G Molas, O Turkyilmaz, N Jovanović, D Garbin, .et al., "Resistive Memories for Ultra-Low-Power embedded computing design,Electron Devices Meeting" (IEDM) 2014 IEEE International, 6.3.1-6.3.4
O.Weber et al., “14nm FDSOI Upgraded Device Performance for Ultra-Low Voltage Operation”, VLSI Technology Symposium, 2015
O. Weber et al., (invited) “Static and Dynamic Power Management in 14nm FDSOI Technology”, ICICDT conference, 2015
O. Weber et al., (invited) “14nm FDSOI Technology for High-Speed and Energy-Efficient CMOS”, ECS transactions 2015 - issue 20