​Ses travaux font état de la toute première intégration technologique réussie de chiplets sur un interposer actif en silicium entièrement processé, encapsulé et testé.

Des systèmes 3D multi-core de grande taille, dotés de plusieurs chiplets intégrés à un interposer actif en silicium, sont ainsi proposés pour venir en appui des applications HPC (High Performance Computing). L'utilisation d'interconnexions 3D à pitch fin permet d'améliorer la bande passante puce à puce et de réduire la consommation électrique globale. Le recours à un chiplet permet d'optimiser le rendement industriel grâce à des puces de plus petite taille et à des blocs IP réutilisables. Tandis que le partitionnement de chiplets est déjà couramment exploité pour les interposers passifs organiques et en silicium, son utilisation sur des circuits actifs n'a pas encore été démontrée. Un interposer actif permet d'ajouter des fonctions intelligentes au système 3D final, telles que des interconnexions NoC (network-on-chip) avancées, des I/O rapides pour des communications off-chip, une gestion intégrée de la puissance et une infrastructure SoC (system-on-chip). Cet article détaille la toute première intégration réussie de chiplets sur un interposer actif en silicium entièrement encapsulé et testé, doté d'interconnexions 3D de pointe d'un pitch de 20 µm.

Lire le "best session paper"