Le CEA-Leti, STMicroelectronics, Grenoble INP-UGA et SOITEC sont fiers de co-organiser la 51ème édition de la conférence IEEE European Solid-State Device Research Conference ESSDERC et la 47ème édition de la conférence IEEE European Solid-State Circuits Conference ESSCIRC à partir du 6 Septembre 2021 en format virtuel.
ESSCIRC-ESSDERC est la conférence scientifique européenne majeure dans le design et la technologie des circuits intégrés. Cette conférence réunie plus de 600 chercheurs, experts, ingénieurs R&D et directeurs techniques (CTO) et des étudiants venant du monde entier (50% Europe, 25% Amériques, 25% Asie) avec des profils autant industriels qu'académiques. L'ESSDERC-ESSCIRC est le forum européen de la recherche en microélectronique. La croissance du niveau d'intégration design des systèmes sur puce requiert des échanges encore plus poussés entre technologues, experts device, intégrateurs circuit et designers système.
Le
programme des sessions papiers,
workshops et tutoriaux en ligne et sessions plénières sont désormais disponibles !
SEMAINE PRELIMINAIRE : la plateforme virtuelle ouvre le 6 Septembre 2021. Les présentations seront disponibles jusqu'au 30 Novembre 2021.
SEMAINE INTERACTIVE : du 13 au 17 Septembre, assistez en live aux sessions plénières, présentation des papiers et profites des sessions de questions et réponses.
Jean-René Lèquepeys
+ Marc Duranton, Susana Bonnetier, Sandrine Catrou, Richard Fournel, thomas Ernst, Laurent Hérault...
|
Overcoming the Data Deluge Challenges with Greener Electronics - Lundi 13 septembre de 15h45 à 16h30
The purpose of this paper is to propose scientific and technical directions to reach global data and power sobriety while preserving computational efficiency. We present nine opportunities to lower the power consumption of computing units. A growth factor of 100 to 1000 in energy efficiency is achievable in the next 10 years if we take full advantage of all the potential improvements, working simultaneously at all five levels of the technological ecosystem (process steps, circuits, architecture, software and algorithms)
Info +
|
SEMAINE TUTORIAUX ET WORKSHOPS : du 2O au 22 Septembre, assistez en live aux workshops et tutoriaux.
Découvrez la liste des papiers CEA-Leti et CEA-List (1er auteur) :
Titre
| Auteurs
|
Parasitic Capacitance Analysis in Short Channel MIS-HEMTs GaN
| R. Kom Kammeugne et al
|
Analysis of MIS-HEMT Device Edge Behavior for GaN Technology Using New Differential Method,
| R. Kom Kammeugne et al
|
Wafer-Scale Fabrication of Biologically Sensitive Si Nanowire FET: from Ph Sensing to Electrical Detection of DNA Hybridization
| R. Midahuen et al.
|
Cryogenic Operation of Thin-Film FDSOI nMOS Transistors: the Effect of Back Bias on Drain Current and Transconductance,
| M. Cassé et al.
|
Performance and Low-Frequency Noise of 22-nm FDSOI Down to 4.2 K for Cryogenic Applications,
| B. Cardoso Paz et al.
|
Influence of Substrate Resistivity on Porous Silicon Small Signal RF Properties,
| E. Angendre et al.
|
Reliable Method for Low Field Temperature Dependent Mobility Extraction at Al2O3/GaN Interface
| B. Rrustemi et al.
|
Overcoming the Data Deluge Challenges with Greener Electronics,
| J-R. Lequepeys et al.
|
Toward 6G: from New Hardware Design to Wireless Semantic and Goal-Oriented Communication Paradigms,
| E. Calvanese Strinati et al.
|
A 108 Gb/S 64-QAM CMOS D-Band Rx with Integrated Lo Generation
| A. Hamani et al.
|
A 84.48Gb/S 64-QAM CMOS D-Band channel-Bonding Tx front-End with Integrated multi-Lo Frequency Generation
| A. Hamani et al.
|
Low-Overhead Implementation of Binarized Neural Networks Employing Robust 2T2R Resistive Ram Bridges
| M. Ezzdeen et al.
|
Ultrahigh-Density 3-D Vertical RRAM with Stacked Junctionless Nanowires for In-Memory-Computing Applications
| M. Ezzdeen et al.
|