Parce que la réduction des dimensions basée sur la loi empirique de Moore a atteint ses limites, une technologie d'intégration alternative, telle que l'intégration tridimensionnelle (3DI) devient le courant dominant pour de plus en plus d'applications telles que les capteurs d'image CMOS (CIS), les mémoires... La 3ème génération de CIS empile jusqu'à 3 puces interconnectées par une liaison hybride (hybrid bonding) et des vias traversant le silicium - haute densité (TSV-HD). Le bon fonctionnement et l'intégrité des dispositifs et des circuits doivent être maintenus dans une telle intégration, en particulier dans le voisinage proche des TSVs. Le budget thermique, la dilatation du cuivre (Cu pumping/protrusion), le gauchissement des plaquettes de silicium minces peuvent entraîner des problèmes de rendement électrique et de fiabilité et doivent être, en conséquence, étudiés. Le travail consiste à évaluer l'impact du TSV sur les performances et la fiabilité (électromigration, claquage diélectrique, BTI...) des interconnexions (BEOL) et des composants actifs (FEOL). Les données acquises permettront de définir des règles de conception et en particulier une zone interdite/d'exclusion potentielle (KOZ) et de calibrer un modèle éléments finis.