​L'extension de la durée de vie des circuits intégrés réduira leur impact environnemental. Dans une logique d'économie circulaire, le CEA-Leti propose de mettre à la disposition des concepteurs des outils permettant de simuler le vieillissement des composants pour prévoir leurs défaillances et allonger la durée de vie des circuits en tenant compte du vieillissement de chaque transistor dans son environnement, puis en adaptant les dimensions ou en choisissant des conditions opératoires moins stressantes pour les dispositifs les plus critiques.

Le modèle mis au point est original à plus d'un titre. Contrairement aux modèles de vieillissement itératifs, il ne nécessite pas de calculer les valeurs intermédiaires d'un paramètre pour connaître l'état d'un composant à l'instant t. Une réécriture mathématique permet de faire l'économie de ces calculs. Outre un gain de temps de calcul phénoménal, cette avancée permet d'envisager un jour l'intégration du modèle dans un process design kit (PDK).

Autre originalité : l'extraction des données de caractérisation électrique dans des conditions de vieillissement accéléré est fondée sur l'utilisation d'un algorithme de machine learning. A partir des mesures expérimentales, il est capable d'extraire les valeurs des paramètres du modèle et ainsi de modéliser l'état d'un composant dans un circuit donné après n'importe quelle durée de fonctionnement.

Remarqué à l'IRPS, une conférence internationale de référence en microélectronique, ce modèle pourra être utile dans tous les domaines présentant de forts enjeux de fiabilité ou de performances et pourra permettre aux technologies numériques de réduire leur empreinte environnementale.